MECHATROLINK-Ⅲ Master / Slave IP コア

組込部品(ASIC等)

マスター機能又は、スレーブ機能__RCMS_CONTENT_BOUNDARY__FPGAにCPUを内蔵し、RTOSを使ったインテリジェントな機能を1chipで実現することが可能__RCMS_CONTENT_BOUNDARY__最大66MHzのクロックに同期し、PCI等の高速同期バスとの接続においても、スループットを低下させることなく接続が可能__RCMS_CONTENT_BOUNDARY____RCMS_CONTENT_BOUNDARY____RCMS_CONTENT_BOUNDARY____RCMS_CONTENT_BOUNDARY____RCMS_CONTENT_BOUNDARY____RCMS_CONTENT_BOUNDARY____RCMS_CONTENT_BOUNDARY__

〒製品仕様

項目 仕様 ターゲットFPGA ザイリンクス社 Spartan®-6 LX FPGA / Spartan-6 LXT FPGA ネットワーク MECHATROLINK-Ⅲネットワーク × 2ポート（M2 I/F 100Mbps Full Duplex専用) ホストインタフェース 32bit共有メモリインタフェース / 32bitレジスタインタフェース 割り込み 2レベル割り込み要求出力 エンディアン リトルエンディアン 製品型式 MECHATROLINK-Ⅲマスター専用IP : TIP-ML3MST MECHATROLINK-Ⅲスレーブ専用IP : TIP-ML3SLV